Citation 1

Japanese Patent Public Disclosure (Kokai) No. 72543/89

Date of Disclosure: March 17, 1989

Application No. 228794/87

Date of Application: September 12, 1987

Inventors: Koji Ohtsu and Akihiko Ochiai

Applicant: Sony Corporation

Title of the Invention

Process for producing a semiconductor device

Abstract:

(Brief description of one embodiment)

Figs. 1(a) to 1(b) are cross-sectional views representing structures at each steps of a process falling within the scope of the present invention.

- 10: silicon substrate,
- 11: PMOS transistor,
- 12: NMOS transistor,
- 13: n'-well region,
- 14: p-well region,
- 15: field oxide,
- 16: gate electrode,
- 17: p'-type diffusion layer,
- 18: gate electrode,
- 19: n'-type diffusion layer,
- 20: impurities diffusion barrier layer,

(The barrier layer 20 is formed to ensure that connection will be made between diffusion layers and a polysilicon layer and, particularly, pn junction will not be made between a diffusion layer and a polysilicon layer when their conductivity type is different. Therefore, when their conductivity type is the same, formation of the barrier layer can be omitted. The layer 20 includes, but not limited to, a two-layer substrate of titanium silicide and highmelting point metals such as tungsten, molybdenum, platinum and tantalum.)

- 21: reflow film such as BSG, PSG and AsSG,
- 22: via hole,
- 23: polysilicon layer including impurities such as phosphorus,
- 24: titanium nitride layer (layer of a silicide of platinum, molybdenum, tungsten, titanium or the like),
- 25: (silicon-containing) aluminum or other material wiring layer

(Effect of the invention)

The invention succeeded in producing a semiconductor device comprising a MIS transistor of a first conductivity type and a second conductivity type without formation of pn junction.

Further, because a polysilicon layer (23) has good

coverage, a highly integrated device can be formed with a diffusion layer and a wiring layer being surely connected.

卵日本国特许庁(JP)

① 特 許 出 願 公 開

⑩ 公 開 特 許 公 報 (A) 昭64-72543

@Int_Cl_	ı	識別記号	庁内整理番号		@公開	昭和64年(1989)3月17日		
H 01 L	21/90 27/08 29/46 29/78	3 2 1 3 0 1	C-6708-5F F-7735-5F T-7638-5F P-8422-5F	審査請求	未請求	発明の数	1	(全4頁)

図発明の名称 半導体装置の製造方法

②特 頭 昭62-228794

母出 頭 昭62(1987)9月12日

砂発 明 者 大 津 孝 二 東京都品川区北品川6丁目7番35号 ソニー株式会社内 砂発 明 者 落 合 昭 彦 東京都品川区北品川6丁目7番35号 ソニー株式会社内

の出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

砚代 理 人 弁理士 小 池 晃 外2名

明旧書

発明の名称 単連体装置の製造方法

2. 特許胡求の範囲

第1専電型および第2専電型のMISトランジ スタを基版上に形成し、

少なくとも上記引し課金型のMISトランジス タの拡散所上に選金性を有した不能物拡散パリヤ 層を形成し、

少なくとも上記不純物拡散パリア層と接続する 第2週電型の電極取り出し層を形成し、

上記電機取り出し間を介して上記第1選電型および第2選電型のMISトランジスタを電気的に 接続する配線間を形成することを特徴とする単導 体温度の製造方法。

3. 発明の詳細な説明 (産業上の利用分野) 本発明は基板上に第132型および第2選型型のMISトランジスタを形成する半導体装置の製造方法に関し、特に拡散層と配線層の接続に特別を有する半導体装置の製造方法に関する。

(発明の概要)

本免明は、基版上に第1選電型および第2選電型のMISトランジスタを形成する半課体装置の 到益方法において、少なくとも上記第1選電型の MISトランジスタの幹販層上に認定性を有した 不能物財政パリヤ層を形成し、少なくとも上記不 能物財政パリヤ層を形成し、少なくとも上記不 能物財政パリア層と接続する第2選型の電腦の り出し層を形成して、MISトランジスタ相互の 接続を図ることにより、強細化を図った場合であっても確実な財産と配線圏の接続を行う方法で ある。

(従来の技術)

一般に、同一な坂上にPMOSトランジスタと NMOSトランジスタの双方を形成したCMOS 西16.18や各拡散層17.19の表面を採出させ、これら各領域においてシリコン面を採出させる。

(M) 次に、チタン暦を蒸着法等により被者形成する。そして、RTA (ラピッド・サーマル・アニール) 法等の手段によってシリサイド化処理を行い、上紀シリコン面が指出した上紀なゲートで揺16.18 や各性散暦17.19の表面にチタンシリサイド暦を形成させる。扱いて、安定化のためにプラスマ度化処理を行い、上紀チタンシリサイド暦上に変化チタン暦を相暦し、第1 図 b に示すように、これらチタンシリサイド暦と変化チタン層で構成される不能物拡散パリヤ暦20を形成する。

ここで、上記不能物は放べりヤ暦20は、上記各拡散層17. 19と後述する多結品シリコン暦との後級を確実に行うために形成されるものであり、特に拡散層と多結品シリコン層の間の課理型が異なる時にPN接合を生じさせないためのものである。また、このような不能物は散パリヤ暦2

所定の部分では気的な接続を図るための各ャピアホール22をそのリフロー膜21に形成する。このピアホール22の底部には、上記不能物は散パリア暦20が臨む。

狭いて、ステップカバレージの優れた修任CV D 技を用いてリンを合有する多結晶シリコン暦 2 3 を第 2 選 型 型 で 極取り出し層として被 石 形成 する。すると、上記ピアホール 2 2 は 充城され、 特に 高 集 役化を図り、そのアスペクト比が大きく なった場合にも 金 属 材料に比較して十分にピアホ ール 2 2 は 充城される。

ここで、リンを含有する多結晶シリコン層 2 3 は N型の再電型であり、直接 P・型の拡散層 1 7 等と接続した場合には P N 接合が生ずるが、上記不能物拡散パリア暦 2 0 により間接的に接続するため P N 接合は生じない。 従って、 微細化を実現すると共に、 P M O S トランジスタ 1 1 と N M O S トランジスタ 1 2 を同時に接続させることが可能となる。

なお、多結晶シリコン個23に含有される不純

0 の形成から接触低抗の低減等も実現し、上記シリサイド化は上記シリコン郡出面だけで行われる。 上記不純物拡散パリヤ層 2 0 としては、上述のチタンを用いたものに限定されず、他のタングステンやモリブデン、白金、タンタル等の高融点金属を用いても良い。また、シリサイド暦上に高融点金属暦を積度することもできる。

物はリンに限定されず、他の不能物であっても良い。また、P型若しくはN型の放散層のみに上記不能物拡散パリア層で0を形成した場合は、その反対の運電型の多結晶シリコン層を形成することが必要である。

PSG、AISG等のリフロー膜21を形成し、

(d) 次に、第1回4に示すように、上記各ピアホール22を完成した多結品シリコン暦22を例えばRIE(反応性イオンエッチング) 法によりエッチバックし、平坦化させる。そして、密和性の向上中低低抗化のために変化チタン暦24を形成した後、全面にAl(シリコンを含有する。) 配線層25を形成する。そして、図示を咨略するが、上記Al配線層25をパターニングしてPMOSトランジスタ12の電気的な接続を行う。

なお、上記室化チタン暦24はなくとも良い。 また、氰化チタン暦24ではなく、白金、モリブ デン・タングステン、チタン等の材料を落着し、 その後シリサイド化するようにしても良い。また、 配知酒もAt配味度に限定されず、他の材料を用 いることもでき、さらに配は度は、上記ピアホール 2.2 に充壌した電性取り出し歴としての多結晶 シリコン暦 2.3 と同じ材料で同時に形成される如 きものであっても違い。

上述の工程より行われる本実能例の半導体装置の製造方法は、上記多結器シリコン層 2 3 は異なる調電型の拡散層との間で不純物拡散パリア層を介して接続しており、P N 接合が形成される問題も生じない。そして、カバレージの良い多結品シリコン層 2 3 を用いてピアホール 2 2 を充場することができるため、素子の高度ほ化を図った場合でも十分に確実な接続を図ることができる。

また、不純物試散パリア暦20をシリサイド化するときには、シリコン諸出面のみに形成され、酸化酸上には形成されない。さらに不純物試散パリア暦20の形成によって、接触低抗を低く抑えることができる。また、上記不純物試散パリア暦20の構造をチタンシリサイド層と変化チタン層にか信用される構造とした時では、変化チタン層によってパリヤ効果が向上する。

4. 図面の簡単な説明

第1図a~第1図はは未発明の半導体装置の製造方法をその工程に従って説明するためのそれぞれ工程断面図である。

10…シリコン基板

- 11…PMOSトランジスタ
- I 2 …NMOSトランジスタ
- 17 ··· P · 型の拡散層
- 19…N・型の拡散層
- 20…不能物拡散パリア層
- 22…ピアホール
- 23…多枯品シリコン暦

 特許出願人
 ソニー株式会社

 代理人弁理士
 小池
 晃

 両
 四付
 景一

 両
 佐谷
 助

なお、上述の実施例においては、双方の導電型の放散層 1 7. 1 9 のそれぞれに不能物飲酸パリア暦 2 0 を形成したが、これに限定されず前述したように一方の調電型(第 1 導電型)の放散層にのみ不能物飲酸パリヤ暦を形成し、その反対の調電型(第 2 運電型)の電極取り出し層を設けるようにすることもできる。

また、本発明の半導体装置の製造方法は、その 要官を追脱しない範囲での変更が可能である。

(発明の効果)

本発明の半導体装置の製造方法は、電極取り出し層は異なる導電型の拡散層との間で不純物拡散パリア層を介して接続しており、第1導電型および第2導電型のMISトランジスタが形成される問題のMISトランジスタが形成される問題とは体装置においてPN接合が形成される問題とせない。そして、カバレージの良い電極取り出し層を用いることができ、素子の高気積化を図った場合でも拡散層と配線層の確実な接続を図ることができる。

